2。2 Quartus II软件

2。2。1 Quartus II概述

Quartus II是Altera公司开发的一种综合性CPLD/PGFA器件。它的版本不断升级，本次课题中所用的是Quartus II版本是 13。0版本。Quartus II允许新器件的使用，支持百万门级的设计，有较强的设计能力和更快的编译速度。Quartus II软件界面友好，简略易操作，性能强大，是一个完全集成的可编程逻辑设计环境，是一种先进的EDA工具。该软件是开放的，无论结构怎样，多平台，充分结合，设计丰富的库，模块化工具等特点，支持原理图和VHDL，Verilog HDL语言，和AHDL（Altera硬件描述语言）以及其它设计输入的形式，嵌入有合成器和模拟器，Quartus II自身可以完成从设计输入到一个硬件配置完整的PLD设计流程。Quartus II开发软件为可编程片上系统（SOPC）的设计提供了一个完整的设计环境。无论是使用PC，NUIX或Linux工作站，Quartus II均提供了设计方便，快捷的编译和编程过程。以此同时，Quartus II通过Builder开发工具，结合Matlab/Simulink环境下，因此可以很容易地实现各种DSP应用。

2。2。2 Quartus II软件流程

Quartus II的设计流程如图2-1所示。在本课题中采用设计输入，用Verilog HDL硬件描述语言来编写代码。如果编译正确，则进行下一次功能仿真。如果编译报错，则根据错误提示修改代码直至编译成功。在本课题中并没有采用Quartus II自带的仿真功能，而是选择采用ModelSim仿真软件进行仿真。关于ModelSim仿真软件的具体介绍，将在下一节展开。

图2-1 Quartus II的设计流程

设计流程为：

1。设计输入：设计输入就是设计者用某种形式将自己设计的电路或系统表达出来，有原理图输入、VHDL输入、Verilog HDL输入、波形输入等几种输入方式。

2。编译：按照设计者的要求设置编译器，比如：逻辑综合的选择方式，设备的选择等，下面根据设定的参数对原理图或HDL文本等进行编译，并产生编译报告。

3。仿真与定时分析：这是为了测试设计功能的延时特性所做的步骤。仿真分为功能仿真、时序仿真。通过三种不同的方式对时序分析的传播延迟、时序逻辑、建立、保持时间进行分析。

4。编程与检验：根据编程文件，并且通过电缆配置PLD，进行加入实际激励的在线测试。

测试过程中，需要对语法、设计规则、逻辑功能的综合与化简、布局与布线等工作进行检查，如果出现错误，则需要重新设计输入，纠正错误，或重新输入电路。

2。3 ModelSim仿真软件

2。3。1 ModelSim简介

ModelSim作为一种仿真软件隶属于Model Technology，用来仿真DHL硬件描述语言。运用该软件可以对Verilog、 VHDL这两种语言进行仿真，甚至对包含两种语言的程序也能进行仿真，同时也可以仿真IEEE常见的各种硬件描述语言标准。ModelSim具有友好的调试环境以及性能良好的仿真速度和仿真效果。ModelSim是唯一的单核仿真模拟器且支持混合VHDL和Verilog，是进行RTL级和门级电路仿真FPGA / ASIC设计的首选。ModelSim采用直接优化编译技术，Tcl/Tk技术和单核模拟技术，仿真速度快，编译的代码和仿真平台是独立的关系，具有利于IP核保护、加快优势程序故障定位等优点，目前常见的ModelSim分为ModelSim SE、ModelSim PE、ModelSim LE和ModelSim OEM等几个不同的版本[2]。

强大的调试功能是ModelSim仿真软件最大的特点。与此同时ModelSim还具有以下优点：

（1）可以与MATLAB里的Simulink联合进行仿真。

（2）性能分析工具，有利于分析性能瓶颈，加速模拟。文献综述

（3）先进的数据流窗口可以迅速追踪到产生错误或者不定状态的原因。 Verilog的汉明码（15,11）编解码器的设计与仿真(4):http://www.youerw.com/tongxin/lunwen_106891.html