毕业论文

打赏
当前位置: 毕业论文 > 自动化 >

国产FPGA在LED驱动上的开发及应用+原理图+PCB图(2)

时间:2017-04-24 21:34来源:毕业论文
1、最大输出电流:目前主流的恒流源LED驱动芯片最大输出电流多为每通道90 mA左右。 2、恒流输出通道数:恒流源输出通道有8位和16位两种规格,现在16位


1、最大输出电流:目前主流的恒流源LED驱动芯片最大输出电流多为每通道90 mA左右。
   2、恒流输出通道数:恒流源输出通道有8位和16位两种规格,现在16位占主流,其主要优势在于减少了芯片尺寸,便于LED驱动板(PCB)布线,特别是对于点间距较小的LED驱动板更有利。
3、精确的电流输出:一种是同一个芯片通道间电流误差值;另一种是不同芯片间输出电流误差值。精度的电流输出是个很关键的参数,对LED显示屏的显示均匀性影响很大。误差越大,显示均匀性越差,很难使屏体达到白平衡。目前主流恒流源芯片的位间电流误差( bit to bit )一般在±3%以内,(chip to chip)片间电流误差在±6%以内。
4、数据移位时钟:其决定了显示数据的传输速度,是影响显示屏的更新速率的关键指标。作为大尺寸显示器件,显示刷新率应该在85Hz以上,才能保证稳定的画面(无扫描闪烁感)。
本文所设计的LED驱动电路以CEM3000-L144NC7芯片为核心,最大限度的利用芯片的资源,在加上结合芯片功能设计的电源、串口、时钟电路、锁相环电路,实现LED驱动功能。其中,第一节介绍整个LED驱动电路的系统构架;第二节介绍系统设计时的方案论;第三节,介绍设计中电路原理图及功能的介绍;第四节,PCB的制作以及连线;第五节,介绍编程方法及例程。
2    概述
2.1   FPGA技术概述
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。 现场可编程门阵列(FPGA)是可编程器件,与传统逻辑电路和门阵列(如PAL,GAL及CPLD器件)相比,FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器再来驱动其他逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块,这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的,存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能,FPGA允许无限次的编程。
2.2   FPGA的结构
  FPGA芯片主 要由7部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。
1. 可编程输入输出单元(IOB)
可编程输入/输出单元简称I/O单元,是芯片与外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配要求。FPGA内的I/O按组分类,每组都能够独立地支持不同的I/O标准。通过软件的灵活配置,可适配不同的电气标准与I/O物理特性,可以调整驱动电流的大小,可以改变上、下拉电阻。I/O口的频率也越来越高,一些高端的FPGA通过DDR寄存器技术可以支持高达2Gbps的数据速率。
2. 可配置逻辑块(CLB)
CLB是FPGA内的基本逻辑单元。CLB的实际数量和特性会依器件的不同而不同,但是每个CLB都包含一个可配置开关矩阵,此矩阵由4或6个输入、一些选型电路(多路复用器等)和触发器组成。开关矩阵是高度灵活的,可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。 国产FPGA在LED驱动上的开发及应用+原理图+PCB图(2):http://www.youerw.com/zidonghua/lunwen_5622.html
------分隔线----------------------------
推荐内容