到来时，加法器就将外部输入的频率控制字K 与相加，后将相加的结果送至寄存器的数据 输入端。寄存器一方面将加法器送来的数据输出至下一级，作为下一模块的查找地址；一方 面将相加的结果反馈至加法器的输入端，使得下一脉冲到来时该数据继续与频率控制字相加，论文网

如此往复循环形成相位的累加。当累加结果达到寄存器存储空间的最大值时相位累加器就会 产生溢出，从而完成一次周期性的动作。

频率控制字KN位fc

相位量化序列N位 N位

图 2。3 相位累加器的结构

2。2。2 波形存储器

上文中提到波形存储器也称作查找表，其中存储的数据是输出波形的一周期的相位和幅 值信息。其工作原理如图 2。4 所示。它的主要功能是将上一级相位累加器输出的 N 位相位量

本科毕业设计说明书 第 9  页

化二进制码转换成包含幅度信息的 M 位二进制码，即每到来一个参考时钟，ROM 都将上级 传来的相位信息作为查询地址，读取表中相应地址所对应的幅值信息[16]。波形存储器的地址 存储地址包含输入信号采样后的每个采样点的相位信息，相应地地址的存储内容则是其对应 的幅值信息；接收到相位累加器合成的相位二进制码时，波形存储器会对预先存好的标准信 号的幅值二进制码进行读取，并将包含幅值信息的 M 位二进制码传送至下一级的 D/A 转换器 中[17]。

序列

图 2。4 波形存储器工作原理图

2。2。3 数模转换器

数模转换器又称 D/A 转换器，简称 DAC，它的作用是把波形存储器输出的 M 位离散的 幅度量化序列转换成连续的模拟信号。实际上数模转换器输出的信号并不是完全平滑的正弦 信号，而是由无数小阶梯组成的、具有正弦信号波形轮廓的阶梯信号，即转换的模拟信号不 能被完全还原，而 D/A 转换器的位数则是主要决定还原后模拟信号的精度的因素：位数越大， 其相位分辨率越高，模拟信号的阶梯数就越多，其轮廓也越接近标准正弦信号[6]。所以目前 市面上大多数生产 DDS 芯片的厂家都会尽量集成具有较高位数的数模转换器以提高模拟信 号的精度。

2。2。4 低通滤波器文献综述

D/A 转换器之所以不能完全还原信号，是因为输出的模拟信号中存在一定的杂散分量， 这就需要引入一个低通滤波器（Low Pass Filter，简称 LPF）滤除掉多余的分量。D/A 转换器 输出的阶梯波形由于混叠而出现杂散分量，这些杂散分量的中心频率通常是时钟频率的整数

倍，阶梯型正弦波的频谱除了在主频 fo 处，在 fc ，2 fc ，3 fc 两侧 fo 处都有多次谐波信号，

为了滤除这些信号使输出信号波形平滑，需要在 D/A 转换器的输出端接一个截止频率为时钟

频率的 倍的低通滤波器[6]。

2。3 DDS 参数的计算

由上文 2。1 节可以知道 DDS 结构的溢出频率就是其输出信号的频率，由此可得系统输出 频率 fo 为：

第 10  页 本科毕业设计说明书

由上式可知，当系统基准时钟频率 fc 和相位累加器位数 N 一定时，直接数字频率合成器的输 出频率就由频率控制字 K 决定[5]。K 1时，系统有最小频率 f 基于FPGA的DDS函数信号发生器设计(6):http://www.youerw.com/tongxin/lunwen_86991.html