毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

基于CPLD的USB下载线设计+PCB电路图(5)

时间:2021-12-21 16:28来源:毕业论文
EPM3064 EPM3064有4个逻辑阵列块数目,64个宏单元,250个可用门数目,如图3-2所示。 3。2系统硬件设计 3。2。1 USB接口电路 解释USB协议由USB控制芯片的FT245BL负

  EPM3064

EPM3064有4个逻辑阵列块数目,64个宏单元,250个可用门数目,如图3-2所示。

3。2系统硬件设计

3。2。1  USB接口电路

解释USB协议由USB控制芯片的FT245BL负责,达到完成双方数据通信的目的。FT245BL内部有一个USB协议引擎,还有集成的电平转换器使控制信号和先入先出队列为电压为5 V、3。3 V的逻辑器件接口。FT245BL运用4位读写状态/控制口 RXF#和8位并行数据口D[0。。7]、TXE#、RD#、WR完成与微控制器的交换数据这一目的,而PC机与FT245BL间通过UISB总线完成传输的数据。USB设备的特定信息存储在可选的外部EEPROM,数据写入和读出由EECS、EESK、EEDATA来完成。

FT245BL的PIN1,2,32分别对应着EEPROM的时钟,数据,片选线这三种数据,245内部不存在存储器,如果要存储信息就要外接一个EEPROM。此处运用的EEPROM是93C46,USB端口描述符可以通过FTDI的MProg3。0_Setup。exe软件通过USB下载进去。这个文件的作用是描述USB端口的,使用的是是 。ept 格式。

Pin 4是一个低电平芯片复位的复位引脚,Pin 4是供其它设备使245复位用的引脚,如果不需要使用,就将它接到VCC 上,这里通过电阻分压,把其接一3。3V上。而Pin5是复位输出,复位时输出0V,其他时候输出3。3V。当VCC升高到3。5V,RESETOUT需要5ms再输出高电平。[9]

USB接口电路原理如图3-3所示:来*自~优|尔^论:文+网www.youerw.com +QQ752018766*

主机将数据通过USB向外围设备传输时,RXF# 通过变低来告知外部设备读取数据,外部设备把RD变低,接下来再变高。如果RD在低电平,那么D0-D7上的数据是有效。外部设备向将数据发送给主机时,等主机准备好后,TXE变低,外部设备在TXE变低这段时间里,将WR升高,接下来把数据写按顺序D0-D7上,再然后把WR变低,这样数据便传到主机了。245内有128个字节的接收缓存,384个字节的发送缓存。

3。2。2  EPM3064与FT245BL的接口

实现EPM3064与FT245BL的接口实现从FT245BL的接收先入先出队列中读数据和向FT245BL的发送先入先出队列中写数据这一功能主要由FT245BL和EPM3064的接口电路完成。要想达到FT245BL的接口延时最小,那么就需要采用纯硬件实现方式。

EPM3064和FT245BL使用同一个工作时钟,它使用12条I/O和FT245BL相互连接,这12条I/O一一对应在FT245AM的D0~D7、TXE、RXF、RD、WR等端

基于CPLD的USB下载线设计+PCB电路图(5):http://www.youerw.com/tongxin/lunwen_86827.html
------分隔线----------------------------
推荐内容