毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

FPGA的点阵显示控制电路设计(4)

时间:2021-01-31 11:21来源:毕业论文
Q1Q7: 八位并行输出端,能够直接控制数码管的8个段。 Q7: 级联输出端。我将它接下一个595的SI端。 DS: 串行数据输入端。 MR: 低电平时将移位寄存器的数据清

Q1—Q7: 八位并行输出端,能够直接控制数码管的8个段。

Q7': 级联输出端。我将它接下一个595的SI端。

DS: 串行数据输入端。

MR: 低电平时将移位寄存器的数据清零。

SH_CP:上升沿时数据寄存器的数据移QA-->QB-->QC-->...-->QH;下降沿移位寄存器数据不变。

ST_CP:当遇到上升沿时,移位寄存器中的数据被输入数据存储寄存器中,当遇到下降沿时,存储寄存器的数据不变。在寄存器中的数据全部被输出后,给一个正的脉冲,以此来更新显示数据,继续下一组数据的输出。文献综述

OE: 高电平时禁止输出(高阻态)[19]。

74HC595:该器件拥有一个存储器和8位一维寄存器,在试验箱上面,有四个相同的器件,四个器件组合,起到了一个32位串入并出的功能,并且还起到了32位寄存器的功能。任意给定一个周期信号,当第一个上升沿来时,读取串入信号的第一位,将其存储在第一位寄存器内,当第一个下降沿来时,不读取串入信号的数据;当第二个上升沿来时,读取串入信号的第二位,将其存储在第二位寄存器内,当第二个下降沿来时,不读取串入信号的数据;当第三个上升沿来时,读取串入信号的第三位,将其存储在第三位寄存器内,当第三个下降沿来时,不读取串入信号的数据这和下文中出现的32位并入串出转换器正好起到了相反的作用,因为实验箱上面管脚的输入只有三个接口,因此必须要外界先设置一个并入串出转换器,将信号以串联的形式输入,在硬件上面存储,然后在LED点阵上面以并联形式,同时输出,就能非常清晰的看到汉字。该芯片的特点有运算速度快,功耗低,输出驱动能力强等优点。但受器件限制,必须要将信号转换一下才能输入,略显麻烦。

本次课题将采用的扫描方式:先扫描16位列,读出列的数据;后扫描行,读出行的数据。根据实验器材的原理,最先被读出的数据就被当作第十六列,最后移入的被当做第一行。

FPGA的点阵显示控制电路设计(4):http://www.youerw.com/tongxin/lunwen_69311.html
------分隔线----------------------------
推荐内容