摘要提出了一种利用FPGA自带的硬件时钟信号来实现对数据高速采集以及控制的方法，根据实现功能和外部硬件连接，利用FPGA技术在FPGA内部集中实现AD控制模块、乒乓FIFO模块、时钟模块和FFT模块，将其作为独立的缓存及控制电路，实现了数据的高速缓存，防止了数据丢失；产生了严格的时序逻辑，保证了系统的可靠性。利用乒乓锁存降低了对缓存速度的要求并将数据扩展成16位，易于传送给ARM处理器。系统采用Verilog HDL语言，通过软件编程实现模块功能。整个电路模块经过验证，是可靠有效的。61674
毕业论文关键词 FPGA AD9220 乒乓FIFO 高速数据采集
毕业设计说明书（论文）外文摘要
Title FPGA-based logic desgin for implementation of high —_ speed data acquisition system
Abstract Proposed the use of digital signal processing means implement high-speed data acquisition and FFT transform, according to realize the function and external hardware connection, using the FPGA technology realized ping-pong FIFO module, the FFT module, clock module and AD controlling module focus on the FPGA internal, as a separate cache and control circuit, has realized the data cache, prevented the loss of data; Generating a strict temporal logic, which guarantees the reliability of the system. Using ping pong latch reduces the requirement for cache speed and expanding the data into 16, and it is easy to be transmitted to the ARM processor. System using Verilog HDL language, module function are realized by software programming. The entire circuit module is simple and reliable, easy to debug.
Keywords FPGA AD9220 ping pong FIFO high-speed data acquisition
1 绪论 1
1.1 选题的背景与意义1
2 FPGA数据采集系统架构 2
3 时钟模块3
3.1 FPGA中的时钟设计概述3
3.2 利用FPGA中的PLL来设计时钟模块4
4 AD控制模块 6
5 乒乓FIFO模块 10
5.1 FIFO简介10
5.2 乒乓FIFO指针的设计11
5.3 乒乓FIFO模块的FPGA实现12
6 FFT模块13
6.1 FFT算法简介13
6.2 FFT模块的FPGA实现14
7 FPGA数据采集系统设计结果分析16
结论 19
致谢 21
参考文献22
附录A FPGA逻辑设计图 24
附录B AD控制模块程序25
1 绪论
1．1 选题的背景与意义
“数据采集”是指将温度、压力、流量、位移等模拟量采集、转换成数字量后，再由计算机进行存储、处理、显示或打印的过程。相应的系统称为数据采集系统。
随着计算机技术的飞速发展和普及，数据采集系统也迅速地得到应用。在生产过程中，应用这一系统可对生产现场的工艺参数进行采集、监视和记录，为提高产品质量、降低成本提供信息和手段。在科学研究中，应用数据采集系统可获得大量的动态信息，是研究瞬间物理过程的有力工具，也是获取科学奥秘的重要手段之一。随着技术的发展，各种各样基于数字化的产品不断推陈出新，给我们的生活带来了极大的好处。数字化之所以能如此得到广泛拓展开来，其主要在于以下两个优点：1、数字处理灵活、方便。在软件无线电领域，正在构建一个较通用的平台，通过软件来实现现在许多“僵化”硬件平台的功能。这正是基于数字化带来的灵活性。2、数字系统稳定可靠。在早期，较之模拟系统，数字系统的最大优点就在于有良好的稳定性。 基于FPGA实现高速数据采集系统逻辑设计+电路图+程序:http://www.youerw.com/tongxin/lunwen_67530.html