毕业设计（论文）题目：基于Verilog的汉明码(15,11)编解码器的设计与仿真一、毕业设计（论文）内容及要求（包括原始数据、技术要求、达到的指标和应做的实验等）

在通信技术中，汉明码是从汉明(7,4)码归纳出来的一系列线性纠错码。汉明码是完备码，它的最小码距为3，对特定的分组长度具有最高可能的码率，最多可以检测出2bit的错误或纠正1bit的错误。

本课题要求采用自定向下的设计方法，在Quartus II开发环境下，使用Verilog硬件描述语言设计汉明码(15,11)实现算法，构造其生成矩阵和校验矩阵，最终实现其编码和解码模块，结果使用ModelSim进行仿真，并验证其正确性。 86510

技术要求：

1。 开发环境 Quartus II

2。 硬件描述语言Verilog

3。 仿真调试软件ModelSim

二、完成后应交的作业（包括各种说明书、图纸等）

1。毕业设计论文网；

2。外文资料翻译（不少于5000英文单词）；

3。源程序文件。

三、完成日期及进度

3月21日至6月19日，共13周。

进度安排：

1。3。21～4。4（两周）项目调研，阅读资料，熟悉开发环境；

2。4。5～4。11（一周）熟悉Verilog语言和汉明码的编解码原理；

3。4。12～4。25（两周）熟悉Quartus II开发环境及开发方法；

4。4。26～5。16（三周）设计并实现基于Verilog汉明码的编解码器；

5。5。17～5。30 （两周）调试并优化；

6。5。31～6。19 （三周）撰写论文，毕业设计答辩。

四、主要参考资料（包括书刊名称、出版年月等）：

[1]TzeSinTan,BakhtiarAffendiRosdi。VerilogHDLSimulatorTechnology:ASurvey[J]。JournalofElectronicTesting,2014,303:。

[2]叶小敏。基于Verilog HDL的HDB3编解码的实现[A]。《IT时代周刊》论文专版（第300期）[C]。:,2014:5。

[3]刘燎原。基于VHDL语言的汉明码编码器和译码器的设计[J]。安徽职业技术学院学报,2006,04:5-7。

[4]孙志雄,谢海霞。基于VHDL的汉明码编解码器实现[J]。微型机与应用,2014,24:72-74+77。

[5]蒋敬旗,刁岚松,刘明业。集成电路/计算机硬件描述语言标准Verilog的标准化工作[J]。中国标准化,2000,03:8-9。

[6]夏宇闻。一种高层次的支持模拟和数模混合信号电路与系统设计的语言Verilog-A/AMS[J]。电子技术应用,1999,08:4-5+52。

[7]樊昌信。曹丽娜等。 通信原理[M]。北京国防工业出版社。2006 

[8]朱江,宋利民,陈俊,李奎。CPLD／FPGA在数字通信系统的应用一种(7,4)汉明码的硬件实现[A]。中国航海学会通信导航专业委员会。中国航海学会通信导航专业委员会2006年学术年会论文集[C]。中国航海学会通信导航专业委员会:,2006:5。

[9]王金明。Verilog HDL程序设计教程[M]。人民邮电出版社。2004

[10]吴昊,周越文,毛东辉,翟颖烨。基于Verilog的曼彻斯特Ⅱ型码解码器设计[J]。计算机测量与控制,2012,07:1989-1991。