2    VHDL语言简介
2．1  VHDL的概述
VHDL全称为VHSC（Very High Speed Integrated Circuit）Hardware Description Language，其主要的功能：实现系统的文档化描述、支持系统仿真和系统综合[8]。
VHDL语言具有如下优点[9]：覆盖面广，描述能力强，是一个多层次的硬件描述语言。在VHDL语言中，设计的原始描述可以非常简练，经过层层加强后，最终可成为直接付诸生产的电路或版图参数描述，具有良好的可读性，即容易被计算机接受，也容易被读者理解。使用期长，不会因工艺变化而使描述过时。因为VHDL的硬件描述与工艺无关，当工艺改变时，只需修改相应程序中的属性参数即可。支持大规模设计的分解和已有设计的再利用。一个大规模的设计不可能由一个人独立完成，必须由多人共同承担，VHDL为设计的分解和设计的再利用提供了有力的支持。
2．2  VHDL语言的系统设计及特点
硬件描述语言有着与其他的变成语言不同的特点，程序编程语言所实现的功能：数值运算、数据处理，在特定的硬件模型（指令集支持）基础上进行处理；而硬件描述语言是对一个系统进行描述，有着不同的描述方式[10]：（1）系统可以从不同的角度进行描述：行为级描述系统执行的操作和处理，结构级描述的是系统的构成，功能特性描述系统与外界进行连接与交互方式，物理特性描述系统的处理速度。（2）系统可以按照不同的抽象级别进行描述：开关级是描述晶体管的开关行为，寄存器传输级是描述组合电路和时序的逻辑结构，指令级体系结构级就是描述微处理器的功能性为。
硬件描述语言能准确地对系统的组成模块和接口进行定义和描述；在设计的物理实现之前验证系统/子系统/模块的功能和性能；由此可以自己生成一个硬件设计。
设计流程涉及到多个不同层次的抽象级别，在不同的抽象层次进行转换时需要一种统一的描述和语言支持，而芯片设计与生产所涉及的巨大开销，使得设计越来越依赖于CAD工具所实现的设计自动化，而设计一个芯片需要很大的资金的投入，产品上市的压力也越来越大。
当电路系统采用VHDL语言设计其硬件时，与传统的电路设计方法相比较，具有如下的特点[11]：
（1）采用系统早期仿真
采用自上而下的设计过程，在系统设计过程中要进行三级仿真，即行为层次仿真，RTL（电阻晶体管逻辑电路）层次仿真和门级层次仿真。这三级仿真贯穿系统设计的全过程，从而可以在系统设计的早期发现设计中存在的问题，大大缩短系统设计的周期，节约大量的人力和物力。
（2）降低了硬件电路设计难度
在传统的设计方法中，往往要求设计者在设计电路之前写出该电路的逻辑表达式或真值表(或时序电路的状态表)。这一工作是相当困难和繁杂的，特别是当系统比较复杂时更是如此。而利用VHDL语言设计硬件电路时，就可以使设计者免除编写逻辑表达式或真值表之苦，从而大大降低了设计的难度，也缩短了设计的周期。
（3）主要设计文件是用VHDL语言编写的源程序
VHDL源程序与传统的电路原理图相比，使用VHDL源程序有许多好处：其一是资料量小，便于保存。其二是可继承性好。当设计其他硬件电路时，可使用文件中的某些库，进程和过程等描述某些局部硬件电路的程序。其三是阅读方便。阅读程序比阅读电路原理图要更容易一些，阅读者很容易在程序中看出某一电路的工作原理和逻辑关系。而要从电路原理图中推知其工作原理则需要较多的硬件知识和经验。
3    Quartus II软件使用 基于EDA开发平台的红外遥控电机转速电路设计(4):http://www.youerw.com/tongxin/lunwen_9829.html