毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

10GHzPLL锁相本振设计+ATMEGA48控制程序(3)

时间:2022-03-18 21:41来源:毕业论文
2 本振源方案设计 本科毕业设计说明书 第 3 页 这一章节以实际项目的需求为基础,给出原理框架图,论述各个锁相本振源实现方案, 结合各个组成模块的

2 本振源方案设计

本科毕业设计说明书 第 3 页

这一章节以实际项目的需求为基础,给出原理框架图,论述各个锁相本振源实现方案, 结合各个组成模块的原理介绍和实现方式,确定最终的方案选择。

2。1 系统指标分析

根据项目最终需要的 10GHz 锁相本振源,选择设计方案需要根据任务书所设定的技术指 标进行方案策划。参数指标如下:

输出频率:10GHz; 输出功率:>13dBm 工作电压:+12V; 工作电流:<200mA;

相位噪声: ≤-90dBc/Hz@10KHz ,≤-100dBc/Hz@100KHz 频率稳定度:1PPM

频率准确度:1x10-7 得到的高波段的信号源方式一般是通过一个或多个稳定的频率源进行混频或者倍频。当

所需信号源的频率变高,如果信号达到毫米波段,当采用通常的混频方式进行混频时就需要 中频信号在较高的频段,会使结构设计的相对复杂。所以当设计毫米波频率源时一般采用的 是倍频的方式。采用此种方式的基础是倍频器,所以在本课题中需要适用于可将 5GHz 频率的 信号倍频得出 10GHz 频率的信号的倍频器。那么这里需要确定微波器件倍频器,实际选型时 需考虑实际情况,根据市场现有的在售器件进行选型。同时需要获得一个稳定的 5GHz 的信号, 这里采用设计中应用很广泛的 PLL 结构获得。文献综述

2。2  方案实现原理框图

本课题的方案选择即为采用倍频方式,那么整体的结构便是通过 PLL 锁相环结果获得稳定的 5GHz 信号,再通过 2 倍频至 10GHz,完成设计。如图 2。1,为电路设计整体框图。

第 4 页本科毕业设计说明书

图 2。1 整体电路设计框图

本文采用 20MHz 参考信号作为鉴相器参考频率,控制电路输出控制字到鉴相器控制鉴相 器,锁相方式采用分频锁相,鉴相器的另一路输入为压控振荡器的反馈回路,鉴相器产生一 个电压大小随两路输入相位差改变的信号,信号输入环路滤波器,滤除噪声以及高频成分后 进入压控振荡器 VCO,压控振荡器器输出通过耦合器一路反馈回鉴相器形成回路,另一路作为 输出连接放大器,提高输出功率,进入倍频器锁定 10GHz 频率输出。来`自+优-尔^论:文,网www.youerw.com +QQ752018766-

2。3  锁相环模块介绍

2。3。1 锁相环工作原理

锁相环电路模块是由三个部分构成的相位负反馈控制系统, 即鉴相器( PD, Phase Detector)、环路滤波器(LF , Loop Filter)以及压控振荡器(VCO, Voltage Control Oscillator)三部分基本结构,其主要作用是消除频率误差和相位误差。图 2。2 为锁相环基 本框图。

10GHzPLL锁相本振设计+ATMEGA48控制程序(3):http://www.youerw.com/tongxin/lunwen_91229.html
------分隔线----------------------------
推荐内容