毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

基于FPGA的超级数字钟设计(4)

时间:2021-12-02 20:34来源:毕业论文
(2)关键特性 ● 有33,280个逻辑单元,六输入LUT结构 ● 有1,800Kbits快速RAM块 ● 有5个时钟 管理 单元,均各含一个锁相环(PLL) ● 有90个DSP slices ● 板子内

(2)关键特性

● 有33,280个逻辑单元,六输入LUT结构

● 有1,800Kbits快速RAM块

● 有5个时钟管理单元,均各含一个锁相环(PLL)

● 有90个DSP slices

● 板子内部时钟最高可达450MHZ

● 有1个片上模数转换器(XADC)

    ● 有16个拨码按键开关

● 有16个LED

● 有5个按键开关

● 有4位7段数码管

● 有3个Pmod连接口

● 有一个专用AD信号Pmode接口

● 有12位的VGA输出接口

● 有USB-UART桥

● 串口flash

● 用于FPGA编程和通信的USB-JTAG口

● 可连接鼠标、键盘、记忆棒的USB接口

基于FPGA的超级数字钟设计(4):http://www.youerw.com/tongxin/lunwen_85801.html
------分隔线----------------------------
推荐内容