毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

FPGA的DDS激励PLL相位可控信号源设计(5)

时间:2021-04-10 20:50来源:毕业论文
1.3.5 专用DDS集成芯片的发展[17] FPGA用来实现DDS虽然十分方便,但受时钟频率、输出功率、频率准确度等的制约,不能用于很多对信号源质量要求严格的场合

1.3.5  专用DDS集成芯片的发展[17]

    FPGA用来实现DDS虽然十分方便,但受时钟频率、输出功率、频率准确度等的制约,不能用于很多对信号源质量要求严格的场合,所以性价比不高。因此,直接数字频率合成技术的另一个发展方向就是专用化和集成化。比较有代表性的是AD公司的DDS芯片系列。芯片的采样频率逐渐提高,AD995x系列最大采样率为400MHz,AD9858的采样率更是达到了1GHz。单片集成的功能也十分强大,AD9958的主要功能除了调节频率、相位和幅度,还包括调制频率、相位和幅度,信号幅度的缓降缓升,以及输出扫频信号。AD9958为双通道同步输出,AD9959为四通道同步输出。芯片输出信号的性能也越来越高。AD9956的DAC位数达到14位,频率控制字位数达到48位,近端杂散优于-80dBc,相噪优于-130dBc/Hz@10kHz。

1.4  本课题采用的相位可控信号源设计实现方法文献综述

本课题采用DDS激励PLL的频率合成方式来产生高质量的输出射频信号源。其基本原理就是用DDS的输出作为PLL的参考输入。由于作为参考的DDS 具有很高的频率分辨率,可以在不改变PLL 分频比的情况下提高PLL 的频率分辨率和捷变速度[18]。

此方案直接简单,易于实现。可以实现较高的频率输出,具有很高的分辨率。在N不太大时, 相位噪声和杂散都可以较低,充分体现了DDS+PLL组合系统的优越性[19]。

利用FPGA对DDS进行数字控制,可以很容易实现线性调频和相位改变。若PLL倍频后的输出频率达不到要求,还可以再接一级倍频器以提升发射频率。

1.5  论文的组织安排

本文的主要工作是设计并制作了一款输出频段为14.9GHz-15.1GHz的线性调频连续波信号源。这款信号源有两路同步输出,两路输出信号的相位差可以通过外部按键控制。这款信号源以DDS激励锁相环的频率合成理论为基础,因此具有高分辨率、高准确度、快速反应时间等优点,并且信号输出可由PLL倍频至微波段。当多个相位可编程信号源排成阵列时,可以通过计算机控制相位改变,将它们变成一个相控阵雷达的信号源。当两路输出的信号相差调到正交时,可以用它来合成圆极化波束。

本文各章节的组织安排如下:

第一章,绪论。这一章首先介绍了本课题的研究背景和实用价值。然后总结国内外的研究现状,给出了几种常见的频率合成方式。最后通过比较,选择一种最优方案作为本课题的信号源制作的理论基础。

第二章,相位可控信号源的理论。这一章回顾了设计调频源时所要用到的理论的一些基本概念。其中包括线性调频信号的特点、DDS的实现机理、PLL的实现机理、频率杂散和相位噪声的定义和分布。

第三章,相位可控信号源的设计方案。这一章确定本课题实现的整体框架。分析需求,权衡功能和性价比,选定主要的DDS芯片和PLL芯片,并给出配套的初始化控制的MCU。

第四章,相位可控信号源的电路设计。这一章分别对DDS模块和PLL模块的设计进行了详细的论述。DDS模块部分包括AD9958外围电路的设计时的一些注意事项;介绍AD9958的主要功能寄存器的各位含义,并根据本系统的要求写出相应的控制字;对FPGA写AD9958的时序简单介绍,并给出Quartus ii 中的仿真结果;最后用ADS仿真出后级平滑滤波器的各参数值,给出理论的频响特性曲线。源.自/优尔·论\文'网·www.youerw.com/

第五章,相位可控信号源的制作与调试。这一章主要介绍DDS模块和PLL模块的PCB设计、制作和调试。PCB板使用Protel99se软件进行设计,涉及到元器件的布局、布线的一些规则说明。这里重点对实际焊接和调试过程中出现的问题及解决方法进行了归纳总结。最后测试出DDS的输出和DDS+PLL的输出,分析输出信号的频率杂散和相位噪声。 FPGA的DDS激励PLL相位可控信号源设计(5):http://www.youerw.com/tongxin/lunwen_72764.html

------分隔线----------------------------
推荐内容