毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

ARM故障检测设备专用适配器软件设计(4)

时间:2021-03-29 20:59来源:毕业论文
2.专用适配器的总体设计 2.1 主要功能 专用适配器是为了解决现有通用测试平台硬件资源不足的问题,而专门为检测系统研制的设备,由硬件电路和嵌入

2.专用适配器的总体设计

2.1 主要功能

专用适配器是为了解决现有通用测试平台硬件资源不足的问题,而专门为检测系统研制的设备,由硬件电路和嵌入式处理器软件与FPGA软件组成。其主要功能包括:

1)采用直接数字波形产生技术产生通用测试平台不能提供的各种测试激励信号 

2)对通用测试平台不能采集、存储的信号,实现高速数据采集、存储,并通过通用测试平台提供的通信接口传输给主控计算机;

3)激励信号的产生、检测信号的采集、储存受通用测试平台的控制;

4)完成供电电源、通用平台提供的测试激励信号、检测信号、数据通信信号的转接。

5)提供与通用测试平台的标准接口以及与专用检测平台的专用接口。

2.2 主要技术要求

1)产生信号路数

2路。

2)DAC

转换速率:≥100MSPS;

分辨率:12位

3)输出信号

   最大峰峰值:≥2V;

   输出阻抗:50Ω。

4)输出信号的衰减量

≥40dB。

5)高速采集信号路数

2路。

6)高速ADC

转换速率:≥100MSPS;

    分辨率:16位。

7)存储容量

每通道≥1MByte。

8)触发方式

外触发(由通用测试平台的高速数字输入输出信号提供)。

9)通信接口

   RS-232接口;

  网络接口

10)供电

   +12V、+6V、-6V供电电源由通用测试平台提供;

功耗:≤10 W。文献综述

2.3 设备组成及工作过程

专用适配器的硬件电路组成框图如图2.1所示,专用适配器采用ARM和FPGA相结合的设计方案,ARM主要负责通信接口的管理和资源的调度,FPGA主要负责高速ADC、DAC的管理,以及数字输入输出的管理。主要由信号调理电路、高速ADC电路、ADC时钟电路、FPGA、高速同步突发存储器(SSRAM)、高速DAC电路、DAC时钟电路、信号放大电路、信号幅度数控衰减电路、ARM CPU、CPU存储器扩展、RS-232通信接口、电源产生电路以及信号转接电路组成。

专用适配器的复杂测试激励信号产生由FPGA完成,由于本系统采用的是直接数字波形产生技术,实际上可以产生所需的任意波形,这样也可以根据测试需求增加产生的信号种类,仅需要修改FPGA程序就可以实现,整个硬件电路不需任何改变,给专用适配器的功能扩展和升级带来很大方便。通过控制FPGA产生的信号波形数据是否输出给高速DAC来控制激励信号的输出通断,当信号不输出时,FPGA产生的信号波形数据不输出给DAC,当允许信号输出时,FPGA产生的信号波形数据输出给DAC。根据被测单元的测试需求,可能需要不同的激励信号幅度,激励信号幅度控制由衰减量大于40dB的数控衰减器完成,其衰减量控制由通用测试平台输出的6位数字信号实现,为了减小专用适配器对通用测试平台的影响,通用测试平台输出的控制信号通过FPGA缓冲驱动后控制数控衰减器。为了提高DAC的转换性能,其工作时钟由通用测试平台提供的时钟信号经过单端到差分转换、电平适配后提供给DAC。源:自~优尔·论`文'网·www.youerw.com/

被测单元需要高速采集的信号,经过输入调理电路完成信号的滤波、单端到差分转换后提供给双路高速ADC。在进行信号采集、存储之前,通用测试平台通过RS-232串行接口发送高速采集的采样频率、采集长度等参数给专用适配器的嵌入式ARM CPU,ARM CPU接收到采集相关的参数后,通过与FPGA的总线接口将参数设置给FPGA,这样通用测试平台就可以启动高速采集、存储操作了。通用测试平台通过1位数字输出产生正脉冲信号启动信号采集,FPGA将高速ADC转换的16位数据存储到FPGA外扩的高速同步突发存储器(SSRAM)中,当采样长度达到通用测试平台设置的采样点数后,FPGA产生中断信号通知ARM CPU可以读取采集数据,CPU读取SSRAM中的采样数据后通过RS-232接口输送给通用测试平台的主控计算机,由主控计算机对采集的信号进行分析、处理。系统扩展1M*36bit的SSRAM存储器,在最高100MSPS的采样速率下,每个通道可以存储10ms的信号波形,可以满足雷达被测单元的测试要求。 ARM故障检测设备专用适配器软件设计(4):http://www.youerw.com/tongxin/lunwen_72128.html

------分隔线----------------------------
推荐内容