锁相频率合成器论文 第5页
参考程序部分的工作实例这里不作介绍.
PFD和充电泵
PFD把从R分频器和Ｎ分频器的输入变成输出上下边频带,它的脉冲宽度差值与输入端的之间的平面矢量差成比例. 充电泵输出一宽度等于这个差值的单纯向上或下降电流脉冲、对上升或下降电流而言就是集成到环路滤波器之上、哪个轮流增加或者减少压控振荡器输出端频率. 如果Ｎ分频器相位延迟于Ｒ分频器相位、一单纯脉动上升电流使压控振荡器频率提高（和它的相位）. 如果Ｎ分频器相位导致Ｒ分频器频率尖锐，那么一单纯向下的脉动电流使压控振荡器频率和相位减少. PFD和充电泵的原理图如图23. 充电泵由一系列64相同的单元组成、每个都是完全差动的.全部64单元是有源的在快速锁定期间并且只有唯一的一个是有源的在正常运算的时候. 单一的末端控制电压要求压控振荡器协调，对单端放大器来说芯片内的差动就是为了这个目的. 另外、由于锁相环路只能控制差动电压而产生交叉充电泵输出、一固定的通用的振荡型反馈（CMFB）回路偏置给充电泵输出端加偏置在共模电压为大约２V时.
图23.PFD和差动充电泵原理图
差动充电泵
充电泵单元（参见图24）有一完全差动设计与上升下降电流相协调. 好的协调对最小化相位偏移是必不可少的当充电泵开关电流从它的最高值(在快速锁定方式)到它的标称值(在正常方式)时.
对向上的电流来说向上的开关是常闭的并且通过CPOUT+的PMOS电流是外部提供的、它提高了接在外部环路滤波器电容器(连接到CPOUT+)上的电压.同样地N-沟道电流下降当CPOUT减少接通外部环路滤波器电容器上的电压(连接到CPOUT -) 。因此、差动电压在 cpout+和 cpout -之间上升。对向下电流而言，外部P沟道电源通过cpout -并且 N沟道电流被吸收在通过cpout+时、它减小了（cpout+、cpout -）差动电压。充电泵向上／向下协调是通过改变惯用的单端的充电泵幅度而改进的.取决于不同设备类型的协调. 这个结构的向上/向下取决于PMOS和PMOS的匹配以及NMOS与NMOS的匹配. 图24
差动充电泵带有外部环路滤波器部件单元
快速锁定断开时间计算器
断开时间计算器,在四分之一PFD基准频率的时钟是为了精确控制快速锁定操作(参见图25）。每产生一新的频率、快速锁定计时器开始工作并且锁相环受控于宽的带宽振荡用64相等的有源的100μA充电泵单元（总共6.4 mA）。当ICP计算器中断、充电泵电流还原为1x从接下来的优个定时器时钟周期以二进制方式单步取消选定单元、直到100μA单元有效为止。充电泵电流在6.4 mA到100μA之间改变,在环路带宽方面以8到1的等量变化. 环路滤波器必须是转换为保护稳定状态当它发生时.也就是sw1工作时、sw2和sw3关断。应用电路如图36所示,电路可用于重新设置环路滤波器时间常数。它们闭合当短路外部环路滤波器电阻器在快速锁定的期间,则断开当恢复滤波器的时间常数时对它们的正常值100μA充电泵电流. 因此需要花费优定时器时钟周期来减少充电泵电流到1x，最好用两个开关计时器来编程对增强７集成电路组件计时器.
图25.快速锁定断开时间计数器
差动放大器
固定低噪声差动单端放大器用来转换差动充电泵输出到单个末端控制电压于压控振荡器通路中。图26为差动放大器的原理图。输出电压等于差动电压、由电压接通CMR管脚按照以下公式所求得∶
VAOUT = (VAIN+ – VAIN–) + VCMR
CMR补偿电压内部偏置对五分之三的vp3、差动放大器提供电压、如图形26所示把一0.1μF电容器与地面和CMR引脚相连消除偏置电阻把产生的热噪声.
由图15可以看到，差动放大器输出电压按照上述的公式在４V左右从大约1.2 V直到最小值 vp3 0.3 V。然而,快速调整是唯一有保证的在从1.8 V到VP3 0.8 V的电压范围内调谐。这将允许充分的余地去超过锁相环频率作短暂的调整.
差动放大器的噪音是抑制内部锁相环环路带宽。如果频带宽度>20千赫、则1／f噪音是可以忽略的对锁相环输出阶段噪音的影响。外部环路带宽由差动放大器的噪音FM调整那压控振荡器。无源滤波器网络继差动放大器之后、应用电路如图36所示、抑制低于压控振荡器噪音的噪声成分从偏移量的400千赫并向上。这个网络是可以忽略的当在击发间隙也就是旁路的当 sw3闭合回路是锁定的.
图26.差动放大器方框图
MUXOUT和锁定探测
ADF4193的输出复用器允许用户在
www.youerw.com集成电路芯片上对交流电进行多样的定心孔。MUXOUT的状态是由M4-- M1多路传输系统寄存器控制的。图35显示完全的真值表.图27显示 MUXOUT 部分如图示。
锁定探测
MUXOUT可以被编程来提供一数字锁定探测信号.数字锁定探测是高态有效。它的输出端高态如果存在40连续的PFD周期数用阳极输入误差小于15 ns。它处于高态直到一新的沟道出现或直到PFD输入端误差超过30 ns供应作为其中之一或更多周期数。
图27.MUXOUT 多频电路
输入端移位寄存器
ADF4193串行接口部分包括一24位输入端移位寄存器。信息是记录MSB状态在接通CLK上升沿时。移位寄存器的数据是锁定的在八之一的控制寄存器、R0到R7、接通上升沿的允许锁存（LE）。目的寄存器由三控制位的状态决定（C3, C2和C1）在移位寄存器中。三lsbs是db2、db1和db0、如图２所示定时图。对它们的真值表如表５示。图28显示寄存器工作的摘要信息。
表5.C3,C2,C1真值表
寄存器图FRAC/INT寄存器(R0)MCD/R寄存器(R1)相位寄存器(R2)
上一页 [1] [2] [3] [4] [5] [6] [7] [8] [9] 下一页
锁相频率合成器论文 第5页下载如图片无法显示或论文不完整，请联系qq752018766
